# 12位8通道模数转换器

# 

产品型号: B128S102MF



业 北京微电子技术研究所



# 北京微电子技术研究所

### 版本控制页

版本号	发布日期	更改章节	更改说明	备注
1.0	20210902	——		



# **心** 北京微电子技术研究所 **\_\_\_\_\_**

## 目 录

一、产品概述	1
1.1 产品特点 1.2 产品用途及应用范围	
1.3 重要声明	1
2.1 绝对最大额定值     2.2 推荐工作条件	
2.3 热特性参数	
三、封装及引出端说明	3
3.1 引出端排列	3
3.2 引脚信号描述	3
3.3 外形尺寸说明	4
四、产品功能	5
4.1 产品的基本工作原理	5
4.2 单元模块结构与工作原理	6
4.3 时序特性和操作方式	9
五、产品电特性	11
5.1 电特性	11
5.2 特性曲线	14
六、典型应用	30
七、应用注意事项	31
7.1 产品应用说明	31
7.2 对电源的要求和推荐使用电路	32
7.3 产品防护	32
八、用户关注产品信息	33
8.1 产品鉴定信息	33
8.2 产品标识	
8.3 研制生产单位联系方式	34
附录 1、对应替代国外产品情况	35



### 一、产品概述


### 1.1 产品特点

- ▶ 12 位分辨率 A/D 转换器;
- ▶ 模拟电源和数字电源相互独立;
- ▶ 8个模拟输入通道;
- ➤ 采样率最高为 1MSPS:
- ➤ 积分非线性误差: -2.0 LSB ~+2.0 LSB;
- ▶ 微分非线性误差: -0.9 LSB ~+1.9LSB;
- ➤ 信噪比(f<sub>IN</sub>=40.2kHz): ≥67dB;
- ➤ 有效位数 (f<sub>IN</sub>=40.2kHz): ≥11Bits;
- ▶ 功耗:

3V 电源: 3.8mW (典型)

5V 电源: 16.4 mW (典型)

- ▶ 失调误差(3V 电源): -2.5 LSB ~+2.5LSB;
- ➤ 全幅误差: -2.0 LSB ~+2.0LSB;
- ➤ 转换时间: ≤13 CLK cycles;
- ▶ 封装形式: CFP16



### 1.2 产品用途及应用范围


B128S102MF 是一款 12 位 8 通道 A/D 转换器,采用开关电容逐次逼近技术完成 A/D 转换过程,最高输入时钟频率为16MHz,最高采样率可达1MSPS。采用串行输入结构,能 够节省外部 I/O 硬件资源,分辨率较高,同时兼具多通道、低功耗特点。

B128S102MF 应用领域广阔,主要包括:导弹姿态和轨道控制系统、高精度传感器、 军用通信系统、便携式系统以及医疗系统等。

### 1.3 重要声明

产品手册版权归北京微电子技术研究所(以下简称"我单位")所有,不转让属于我单 位或者第三方所有的知识产权以及其他权利许可。

我单位会结合所有用户的使用经历,不断对产品手册进行更新,更新不再另行通知。请



用户务必在使用我单位产品前通过官方公开网络(www.bmti.com.cn 或微信公众号)获取产品手册的最新版本,或联系我单位获取。对产品手册有疑问之处请与我单位联系。

产品手册仅作为用户使用的参考资料,所记载的信息和产品,不作为满足用户整体使用 要求的依据,请务必结合用户整体系统进行评价。除产品手册说明之外,请勿接受第三方指 导或参考第三方资料对我单位对应产品进行操作。

用户因未严格按最新产品手册要求保存、使用我单位产品或接受第三方指导、参考第三 方资料,致使产品工作异常或损坏,造成任何直接或间接损失的,我单位不承担责任。

### 二、产品工作条件

### 2.1 绝对最大额定值

参数名称	参数符号	参数值	单位
模拟电源电压	$V_{ m A}$	-0.3~+6.5	V
数字电源电压	$V_{ m D}$	$-0.3 \sim (V_{\rm A} + 0.3)$	V
任意管脚到 GND 的电压	_	$-0.3 \sim (V_{\rm A} + 0.3)$	V
任意管脚的输入电流	_	±10	mA
功率耗散	$P_{\mathrm{D}}$	1.18	W
存储温度范围	Tstg	-65~+150	$^{\circ}$
最高结温	$T_{ m j}$	175	$^{\circ}$
引线耐焊接(焊接时间 10s)温度	$T_{ m h}$	260	$^{\circ}$

### 2.2 推荐工作条件

参数名称	参数符号	参数值	单位
模拟电源电压	$V_{ m A}$	2.7~5.25	V
数字电源电压	$V_{ m D}$	$2.7 \sim V_{\mathrm{A}}$	V
工作温度范围	$T_{\mathrm{A}}$	-55~+125	${\mathbb C}$

### 2.3 热特性参数

参数名称	参数符号	测试条件	参数值	单位
结到壳热阻	$R_{\text{th(j-c)}}$	$T_{\mathrm{A}}=25^{\circ}\mathrm{C}$	18	°C/W
结到环境热阻	$R_{ ext{th(j-a)}}$	$T_{\mathrm{A}}=25^{\circ}\mathrm{C}$	127	°C/W
结到PCB板热阻	$R_{ ext{th(j-b)}}$	_	_	°C/W

B128S102MF



### 三、封装及引出端说明

B128S102MF 是 CFP16 封装,如图 3.1 所示

### 3.1 引出端排列





图3.1 引出端排列图

### 3.2 引脚信号描述

表 3.1 引脚功能描述

秋 5.11 JIII 对 HO JIE L					
引脚号	引脚名称	I/O	功能描述		
模拟信号输入	端口				
4~11	IN0~IN7	I	模拟信号输入。信号输入范围为 0V~V <sub>A</sub> 。		
数字信号输入	输出端口				
			数字时钟输入。数字时钟输入信号直接控制转换		
16	SCLK	I	过程和数据读入读出,0.8MHz~16MHz 的时钟		
			频率确保最优电路性能。		
15	DOUT	О	数字数据输出。		
1.4		<b>T</b>	数字数据输入。由 SCLK 通过此端口的信号写入		
14	DIN	I	控制寄存器的数据。		
		<b>T</b>	片选。 CS由高变低时,电路转换开始并一直持续		
1	CS	I	到 <del>CS</del> 由低变高。		
电源和地					
			正模拟电源电压端。同时也用做电路的参考电		
	2 V <sub>A</sub> IO	10	压。这个管脚连接一个+2.7V ~ +5.25V 的电压		
2		Ю	源. 并在 1cm 范围内旁路一个 1uF 和一个 0.1uF		
			的陶瓷电容。		
13	$V_{\mathrm{D}}$	IO	正数字电源电压端。这个管脚连接到+2.7V~VA		



			并在 1cm范围内旁路一个 0.1uF的陶瓷电容。
3	AGND	IO	与模拟电源和模拟信号形成回路的模拟地。
12	DGND	IO	与数字电源和数字信号形成回路的数字地。

### 3.3 外形尺寸说明

器件采用 16 引线 FP 型陶瓷封装,外形尺寸均按 GB/T 7092—1993《半导体集成电路外形尺寸》的规定,外壳外型代号为 F16X1。外壳外形如图 3.2 所示,外形尺寸如表 3.2 所示。




图3.2 外壳外形图

表3.2 外壳外形尺寸

	数 值(单位:毫米)			
尺寸符号	最小	公 称	最大	
A	1.60		2.50	
В	8.94		9.69	
b	0.25		0.54	
с	0.07		0.20	
D	6.55		7.25	
e		1.27		
Не	20.00		25.00	
Q	0.13		0.90	



### 🙆 北京微电子技术研究所

L1	6.47		9.12
L2	6.47		9.12
Z			1.27
D1		7.366	
E1		6.223	
h	0.22		0.28

### 四、产品功能

### 4.1 产品的基本工作原理




图 4.1 电路功能框图

B128S102MF 是一款 12 位 8 通道 A/D 转换器,采用开关电容逐次逼近技术完成 A/D 转 换过程。

### 基本工作原理

B128S102MF 电路的采样和保持阶段的工作原理分别如图 4.2 和图 4.3 所示。

在图 4.2 的采样模式中:通过 SW1 将采样电容与多选一的 8 通道模拟开关输出端相连, 并在保持这个状态等待CS由高变低后的前三个 SCLK 时钟信号的到来。

在图 4.3 的保持模式中: 通过 SW1 将采样电容连接到地, 打开 SW2 使电容两端保持采 样电压,同时也使比较器的两个输入端出现压差。接着逻辑部分通过 DAC 的电荷再分配过 程,增加或者减少采样电容两端的电荷总量,使比较器两端的电压最终相等,完成输入信号

的量化。在 $\overline{CS}$ 由高变低之后的后 13 个 SCLK 时钟周期,B128S102MF 电路一直处于这种保 持模式。




图 4.2 B128S102MF 的采样模式




图 4.3 B128S102MF 的保持模式

### 4.2 单元模块结构与工作原理

#### 4.2.1 串行接口

串行接口主要包括 SCLK、DOUT 和 DIN。 $\overline{CS}$ 为片选信号,用来使能转换的开始和串行 数据的传输; SCLK 为串行时钟, 用来控制转换过程和串行数据的时序; DOUT 为串行数据 输出端,以串行字符串的形式从高位到低位输出转换结果; DIN 为串行数据输入端,写入确 定控制寄存器地址的数据,在每个转换周期均会写入新的串行数据。

当 $\overline{CS}$ 由高变低,代表着电路开始转换:而当 $\overline{CS}$ 由低变高,则代表电路转换的结束,每个 转换周期必须包含 16 个 SCLK 时钟上升沿。当 $\overline{CS}$ 为高时,A/D 转换器的输出端 DOUT 为高 阻态,当 $\overline{CS}$ 为低时,A/D 转换器激活,处于可工作状态,等待 SCLK 信号的配合。因此, $\overline{CS}$ 也可



以看作是 A/D 转换器输出的使能信号,当 $\overline{CS}$ 为高时,SCLK 与 DOUT 类似,相当于被内部 强制失效。

在 SCLK 的前 3 个时钟工作过程中, A/D 转换器处于采样模式, 对输入电压进行采样: 在后 13 个 SCLK 时钟内,转换完成并且输出数据准备就绪。SCLK 的前 4 个下降沿读出均 为 0, 而后 12 个下降沿则从高位到低位依次读出 12 位转换结果。如果有连续多个转换周期 存在的话,那么 A/D 转换器将在 N\*16 个 SCLK 时钟上升沿后的下降沿再次进入采样模式, A/D 转换器同样也会在 N\*16+4 个 SCLK 时钟下降沿之后再次进入保持模式。"N"为整数。

B128S102MF 可在三种不同的条件下进入采样模式:

- (1) SCLK 为高,那么当CS由高变低后, SCLK 时钟信号的第一个下降沿代表电路进 入采样模式:
- (2) SCLK 为低,则当 $\overline{CS}$ 由高变低时,电路自动进入采样模式,同时 $\overline{CS}$ 的下降沿等同 于 SCLK 信号的第一个下降沿:
- (3)  $\overline{CS}$ 和 SCLK 信号同时由高变低,那么电路进入采样模式。 $\overline{CS}$ 的下降沿和 SCLK 的 上升沿之间的建立和保持时间具有一定时序约束,而 $\overline{CS}$ 的下降沿和 SCLK 的下降沿之间, 并无时序约束。

在每个转换周期中,当 $\overline{CS}$ 由高变低后,SCLK 的上升沿从 DIN 端读入前 8 个数据并传 输到控制寄存器,控制寄存器中的数据代表了将会被转换的输入信号所在的输入通道(详见 表 4.1、表 4.2 和表 4.3)。

虽然 B128S102MF 在电路上电后的第一个转换周期立刻就能准确采到通道的输入信号, 但是具体是哪一个通道为随机情况。

表 4.1 控制寄存器位

BIT7(MSB)	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
DONTC	DONTC	ADD2	ADD1	ADD0	DONTC	DONTC	DONTC

表 4.2 控制位描述

控制位	符号	详细描述		
7, 6, 2, 1, 0	DONTC	无关数据位。这些控制位的值不会影响器件性能。		
5	ADD2	这三个控制位用来确定在下一个转换周期内哪一个输入通道的		
4	ADD1			
3	ADD0	信号会被选择采样,具体的对应关系见表 4.3。		

# ⚠ 北京微电子技术研究所

表 4.3 输入通道选择

ADD2	ADD1	ADD0	输入通道
0	0	0	IN0
0	0	1	IN1
0	1	0	IN2
0	1	1	IN3
1	0	0	IN4
1	0	1	IN5
1	1	0	IN6
1	1	1	IN7

### 4.2.2 转换特性

B128S102MF的输出格式为二进制,1LSB的值为 $V_A/4096$ ,理想的转换特性如图 4.4 所示。 转换输出码从 0000 0000 0000 到 0000 0000 0001 的跳变点发生在 1/2LSB或者 $V_A/8192$ ,其他 码的跳变点都发生在之后 1LSB的整数倍上。




图 4.4 B128S102MF 的理想转换特性



### 4.2.3 模拟输入

B128S102MF的输入通道等效电路如图 4.5 所示。二极管D1 和D2 为模拟输入提供了ESD 保护,输入电压范围为0V~VA,超出范围会导致ESD保护二极管导通从而导致出现异常情 况。C1 主要是封装管脚上的电容,典型值为 3pF, R1 是多选一电路和采保开关的导通电阻, 典型值 500 欧姆, C2 是芯片内部的采样电容,典型值为 30pF。当芯片由小于 100 欧姆的低 阻抗信号源驱动的时候性能最佳,在对动态信号进行采样的时候,这一点显得更加重要。另 外值得注意的是,采用带通或者低通滤波器,将有效降低谐波和噪声对动态输入信号的影响。




图 4.5 B128S102MF 的等效输入电路

#### 4.2.4 数字输入和输出

B128S102MF的数字输入(SCLK、CS和DIN)的范围为0V~VA,数字输出(DOUT) 的范围则由V<sub>D</sub>决定。输出高电平最小值为V<sub>D</sub>-0.5V,输出低电平的最大值为 0.4V。

#### 4.3 时序特性和操作方式

B128S102MF 的工作过程如下: 当片选输入端 $\overline{CS}$ 为高时,芯片处于不工作状态,数字输 出端 DOUT 为高阻态; 当片选输入端CS由高跳变为低,从第一个时钟信号输入端 SCLK 的 上升沿采入 DIN 信号开始,芯片正式开始工作。每 16 个时钟为一个转换周期,输出一个 12 位的串行数据。在16个时钟周期中,1、2数据为无效,3~5为地址位控制字,5~16为12 位数字串行输出数据。

图 4.6 至图 4.8 为 B128S102MF 的工作时序图,图中标出的时间值可参照"电特性表"。



## **心** 北京微电子技术研究所




图 4.6 片选与输出数据关系图




图 4.7 输入数据与 I/O CLOCK 关系图




图 4.8 片选与 I/O CLOCK 关系图

注: 为了保证转换的正确性,建议在转换时控制信号不要改变。



### 五、产品电特性

### 5.1 电特性

除另有规定外,电特性参数应按下表的规定,并适用于温度范围-55℃~+125℃。

表 5.1 电特性表

参数	符号	除另有规定外, $f_{SCLK}$ =0.8MHz~16MHz $f_{SAMPLE}$ =50kSPS~1MSPS -55℃≤ $T_A$ ≤125℃条件下	最小值	典型值	最大值	单位	
		静态转换特性					
积分非线性	INL	$V_{\rm A} = V_{\rm D} = +3.0 \text{V}$	-2.0	-1.7~+1.2	+2.0	LSB	
误差	IIVL	$V_{\rm A} = V_{\rm D} = +5.0 \rm V$	-2.0	-1.7~+1.2	+2.0	LSB	
微分非线性	DM	$V_{\rm A} = V_{\rm D} = +3.0 \rm V$	-0.9	-0.6~+0.6	+1.9	LSB	
误差	DNL	$V_{\rm A} = V_{\rm D} = +5.0 \rm V$	-0.9	-0.8~+0.8	+1.9		
4. VII VII <del>V</del>	**	$V_{\rm A} = V_{\rm D} = +3.0 \text{V}$	-2.5	1.8	+2.5	LSB	
失调误差	$V_{ m OFF}$	$V_{\rm A} = V_{\rm D} = +5.0 \rm V$	-6.0	2.5	+6.0		
失调误差匹	OEM	$V_{\rm A}=V_{\rm D}=+3.0{\rm V}$	-1.5	0.4	+1.5	Y 0.D	
配		$V_{\rm A} = V_{\rm D} = +5.0 \rm V$	-1.5	0.6	+1.5	LSB	
V 7= ) H 74	FSE	$V_{\rm A} = V_{\rm D} = +3.0 \text{V}$	-2.0	0.4	+2.0	LSB	
全幅误差		$V_{\rm A} = V_{\rm D} = +5.0 \rm V$	-2.0	-0.7	+2.0		
全幅误差匹	FSEM	$V_{\rm A} = V_{\rm D} = +3.0 \text{V}$	-1.5	0.3	+1.5	LSB	
配		$V_{\rm A} = V_{\rm D} = +5.0 \rm V$	-1.5	0.5	+1.5		
		动态转换特性		I	l		
信号噪声失	SINAD	$V_{\rm A} = V_{\rm D} = +3.0 \text{V},$ $f_{\rm IN} = 40.2 \text{kHz}, -0.02 \text{dBFS}$	66	69		чD	
真比		$V_{\rm A} = V_{\rm D} = +5.0 \text{V},$ $f_{\rm IN} = 40.2 \text{kHz}, -0.02 \text{dBFS}$	66	69		dB	
信噪比	SNR	$V_{\rm A} = V_{\rm D} = +3.0 \text{V},$ $f_{\rm IN} = 40.2 \text{kHz}, -0.02 \text{dBFS}$	67	69		ID.	
		$V_{\rm A} = V_{\rm D} = +5.0 \text{V},$ $f_{\rm IN} = 40.2 \text{kHz}, -0.02 \text{dBFS}$	67	70		dB	
总谐波失真	THD	$V_{\rm A} = V_{\rm D} = +3.0 \text{V},$ $f_{\rm IN} = 40.2 \text{kHz}, -0.02 \text{dBFS}$		-76	-74	dB	
		$V_{\rm A} = V_{\rm D} = +5.0 \rm V$ ,		-76	-74		

B128S102MF



# 🕓 北京微电子技术研究所 🚃


	f				
	$f_{\rm IN}$ =40.2kHz, -0.02dBFS	75	78		
SFDR	$V_{\rm A} = V_{\rm D} = +5.0 \rm V$ ,	75	77		dB
	$f_{\rm IN}$ =40.2kHz, -0.02dBFS	/3	//		
	$V_{\rm A}=V_{\rm D}=+3.0{\rm V}$ ,	11	11.1		
ENOB		1			Bits
	5	11			
	V				
			-77	-70	
	$V_{\rm A} = V_{\rm D} = +5.0 \text{V}$		70	70	•
IMD	$f_a = 19.5 \text{kHz}, f_b = 20.5 \text{kHz}$		-/8	-/0	dB
IMD	$V_{\rm A}=V_{\rm D}=+3.0{\rm V}$ ,		-80	-70	dБ
			-80	-70	
	$V_{\rm A} = V_{\rm D} = +3.0 \text{V}$		0.2		dB
ICO	$f_{\rm IN}$ =20kHz, -0.02dBFS	65	92		
150	$V_{\rm A}$ = $V_{\rm D}$ =+5.0V,	67	92		
	$f_{\rm IN}$ =20kHz, -0.02dBFS	07			
	模拟输入特性	<u> </u>			
$V_{ m IN}$		0	0∼ V <sub>A</sub>	$V_{A}$	V
$I_{ m DCL}$		-1		+1	uA
	数字输入特性	<b>±</b>			
$V_{ m IH}$	$V_{\rm A} = V_{\rm D} = +2.7 \text{V} \sim +3.6 \text{V}$	2.1	$V_{ m A}$		
	$V_{\rm A} = V_{\rm D} = +4.75 \text{V} \sim +5.25 \text{V}$	2.4	$V_{ m A}$		V
$V_{ m IL}$	$V_{\rm A} = V_{\rm D} = +2.7 \text{V} \sim +5.25 \text{V}$		0	0.8	V
	V		-0.01~+0.0		
$I_{ m IN}$	$V_{\rm IN}$ =0	-1	1	+1	uA
$C_{ m IND}$				4	pF
	数字输出特例	ŧ			
	>× 1 III1 □ 14 I				
	$I_{\text{SOURCE}} = 200 \text{uA}$	W 0.5			<b>3.7</b>
$V_{ m OH}$		V <sub>D</sub> -0.5			V
	$I_{\text{SOURCE}}$ =200uA, $V_{\text{A}} = V_{\text{D}}$ =+2.7V~+5.25V $I_{\text{SOURCE}}$ =200uA~1.0mA,	V <sub>D</sub> -0.5	0.02	0.4	
$V_{ m OH}$	$I_{\text{SOURCE}} = 200 \text{uA}$ , $V_{\text{A}} = V_{\text{D}} = +2.7 \text{V} \sim +5.25 \text{V}$	V <sub>D</sub> -0.5	0.02	0.4	V
	$I_{\text{SOURCE}}$ =200uA, $V_{\text{A}} = V_{\text{D}}$ =+2.7V~+5.25V $I_{\text{SOURCE}}$ =200uA~1.0mA,	V <sub>D</sub> -0.5	 0.02 -0.07~+0.0 7	0.4 ±1.0	
	IMD  ISO  V <sub>IN</sub> I <sub>DCL</sub> V <sub>IH</sub> V <sub>IL</sub> I <sub>IN</sub>	$V_{A} = V_{D} = +5.0V$ , $f_{IN} = 40.2 \text{kHz}$ , $-0.02 \text{dBFS}$ $V_{A} = V_{D} = +3.0V$ , $f_{IN} = 40.2 \text{kHz}$ , $-0.02 \text{dBFS}$ $V_{A} = V_{D} = +5.0V$ , $f_{IN} = 40.2 \text{kHz}$ , $-0.02 \text{dBFS}$ $V_{A} = V_{D} = +3.0V$ , $f_{a} = 19.5 \text{kHz}$ , $f_{b} = 20.5 \text{kHz}$ $V_{A} = V_{D} = +3.0V$ , $f_{a} = 19.5 \text{kHz}$ , $f_{b} = 20.5 \text{kHz}$ $V_{A} = V_{D} = +3.0V$ , $f_{a} = 19.5 \text{kHz}$ , $f_{b} = 20.5 \text{kHz}$ $V_{A} = V_{D} = +3.0V$ , $f_{a} = 19.5 \text{kHz}$ , $f_{b} = 20.5 \text{kHz}$ $V_{A} = V_{D} = +3.0V$ , $f_{IN} = 20 \text{kHz}$ , $-0.02 \text{dBFS}$ $V_{A} = V_{D} = +3.0V$ , $f_{IN} = 20 \text{kHz}$ , $-0.02 \text{dBFS}$ $V_{A} = V_{D} = +5.0V$ , $f_{IN} = 20 \text{kHz}$ , $-0.02 \text{dBFS}$ $V_{IN} = 0 \text{ grad}$	SFDR	$SFDR = \begin{cases} V_{A} = V_{D} = +3.0V, \\ f_{IN} = 40.2 \text{kHz}, -0.02 \text{dBFS} \\ V_{A} = V_{D} = +5.0V, \\ f_{IN} = 40.2 \text{kHz}, -0.02 \text{dBFS} \\ V_{A} = V_{D} = +3.0V, \\ f_{IN} = 40.2 \text{kHz}, -0.02 \text{dBFS} \\ V_{A} = V_{D} = +3.0V, \\ f_{IN} = 40.2 \text{kHz}, -0.02 \text{dBFS} \\ V_{A} = V_{D} = +5.0V, \\ f_{IN} = 40.2 \text{kHz}, -0.02 \text{dBFS} \\ V_{A} = V_{D} = +3.0V, \\ f_{IN} = 40.2 \text{kHz}, -0.02 \text{dBFS} \\ V_{A} = V_{D} = +3.0V, \\ f_{a} = 19.5 \text{kHz}, f_{b} = 20.5 \text{kHz} \\ V_{A} = V_{D} = +3.0V, \\ f_{a} = 19.5 \text{kHz}, f_{b} = 20.5 \text{kHz} \\ V_{A} = V_{D} = +3.0V, \\ f_{a} = 19.5 \text{kHz}, f_{b} = 20.5 \text{kHz} \\ V_{A} = V_{D} = +3.0V, \\ f_{a} = 19.5 \text{kHz}, f_{b} = 20.5 \text{kHz} \\ V_{A} = V_{D} = +3.0V, \\ f_{IN} = 20 \text{kHz}, -0.02 \text{dBFS} \\ V_{A} = V_{D} = +3.0V, \\ f_{IN} = 20 \text{kHz}, -0.02 \text{dBFS} \\ V_{A} = V_{D} = +5.0V, \\ f_{IN} = 20 \text{kHz}, -0.02 \text{dBFS} \\ V_{A} = V_{D} = +5.0V, \\ f_{IN} = 20 \text{kHz}, -0.02 \text{dBFS} \\ V_{A} = V_{D} = +2.7V \sim +3.6V \\ V_{A} = V_{D} = +2.7V \sim +3.6V \\ V_{A} = V_{D} = +2.7V \sim +5.25V \\ V_{A} = V_{D} = +2.7V \sim +5.25V \\ V_{A} = V_{D} = +2.7V \sim +5.25V \\ V_{A} = V_{D} = 0.01 \sim +0.0 \\ V_{A} = V_{D} = $	$SFDR = \begin{cases} V_{A} = V_{D} = +3.0V, \\ f_{IN} = 40.2 \text{kHz}, -0.02 \text{dBFS} \\ V_{A} = V_{D} = +5.0V, \\ f_{IN} = 40.2 \text{kHz}, -0.02 \text{dBFS} \\ V_{A} = V_{D} = +3.0V, \\ f_{IN} = 40.2 \text{kHz}, -0.02 \text{dBFS} \\ V_{A} = V_{D} = +3.0V, \\ f_{IN} = 40.2 \text{kHz}, -0.02 \text{dBFS} \\ V_{A} = V_{D} = +5.0V, \\ f_{IN} = 40.2 \text{kHz}, -0.02 \text{dBFS} \\ V_{A} = V_{D} = +3.0V, \\ f_{a} = 19.5 \text{kHz}, f_{b} = 20.5 \text{kHz} \\ V_{A} = V_{D} = +5.0V, \\ f_{a} = 19.5 \text{kHz}, f_{b} = 20.5 \text{kHz} \\ V_{A} = V_{D} = +3.0V, \\ f_{a} = 19.5 \text{kHz}, f_{b} = 20.5 \text{kHz} \\ V_{A} = V_{D} = +3.0V, \\ f_{a} = 19.5 \text{kHz}, f_{b} = 20.5 \text{kHz} \\ V_{A} = V_{D} = +5.0V, \\ f_{a} = 19.5 \text{kHz}, f_{b} = 20.5 \text{kHz} \\ V_{A} = V_{D} = +3.0V, \\ f_{D} = 20.5 \text{kHz} \\ V_{A} = V_{D} = +3.0V, \\ f_{D} = 20.02 \text{dBFS} \\ \hline V_{A} = V_{D} = +3.0V, \\ f_{D} = 20.02 \text{dBFS} \\ \hline V_{A} = V_{D} = +5.0V, \\ f_{D} = 20.02 \text{dBFS} \\ \hline V_{A} = V_{D} = +5.0V, \\ f_{D} = 20.02 \text{dBFS} \\ \hline V_{A} = V_{D} = +5.0V, \\ f_{D} = 20.02 \text{dBFS} \\ \hline V_{A} = V_{D} = +5.0V, \\ f_{D} = 20.02 \text{dBFS} \\ \hline V_{A} = V_{D} = +5.0V, \\ f_{D} = 20.02 \text{dBFS} \\ \hline V_{A} = V_{D} = +2.7V \sim +3.6V \\ V_{A} = V_{D} = +2.7V \sim +3.6V \\ V_{A} = V_{D} = +2.7V \sim +5.25V \\ \hline V_{A} = V_{D} = +2.7V \sim +5.25V \\ \hline V_{A} = V_{D} = -2.7V \sim +5.25V \\ \hline V$



# ⚠ 北京微电子技术研究所 \_\_\_\_\_\_

模拟电源电			2.7			V
压和数字电 源电压	$V_{ m A}$ , $V_{ m D}$	$V_{ m A}{\geq}V_{ m D}$	2.,		5.25	V
正常工作模式下的总电		$V_A = V_D = +3.6V$ , $f_{SAMPLE} = 1MSPS$ , $f_{IN} = 40kHz$		1.6	2.0	mA
流 ( <del>CS</del> 为低电 平)	7 . 7	$V_{\rm A} = V_{\rm D} = +5.25 \text{V},$ $f_{\rm SAMPLE} = 1 \text{MSPS}, f_{\rm IN} = 40 \text{kHz}$		3.7	4.0	mA
休眠模式下 的总电流	$I_{ m A} + I_{ m D}$	$V_{\rm A} = V_{\rm D} = +3.6 \text{V},$ $f_{\rm SCLK} = 0 \text{kSPS}$		1	3.0	uA
( <b>CS</b> 为高电 平)		$V_{\rm A} = V_{\rm D} = +5.25 \mathrm{V},$ $f_{\rm SCLK} = 0 \mathrm{kSPS}$		1.6	4.0	uA
正常工作模 式下的总功		$V_{\rm A}$ = $V_{\rm D}$ =+3.0V, $f_{\rm SAMPLE}$ =1MSPS, $f_{\rm IN}$ =40kHz		3.8	6.0	mW
耗 ( <del>CS</del> 为低电 平)	$P_{ m C}$	$V_{\rm A} = V_{\rm D} = +5.0 \text{V},$ $f_{\rm SAMPLE} = 1 \text{MSPS}, f_{\rm IN} = 40 \text{kHz}$		16.4	20	mW
休眠模式下 的总功耗	1 C	$V_{\rm A} = V_{\rm D} = +3.0 \text{V},$ $f_{\rm SCLK} = 0 \text{kSPS}$		2	9	uW
( <b>CS</b> 为高电 平)		$V_{\rm A} = V_{\rm D} = +5.0 \text{V},$ $f_{\rm SCLK} = 0 \text{kSPS}$		9	20	uW
		AC 电特性				
时钟频率	$f_{ m SCLK}$	$V_{\rm A} = V_{\rm D} = +2.7 \text{V} \sim +5.25 \text{V}$	0.8		16	MHz
采样频率	$f_{ m S}$	$V_{\rm A} = V_{\rm D} = +2.7 \text{V} \sim +5.25 \text{V}$	50			kSPS
<b>水</b> 作%年	JS				1	MSPS
转换时间	$t_{ m CONVERT}$	$V_{\rm A} = V_{\rm D} = +2.7 \text{V} \sim +5.25 \text{V}$			13	SCLK cycles
采样时间	$t_{ m ACQ}$	$V_{\rm A} = V_{\rm D} = +2.7 \text{V} \sim +5.25 \text{V}$			3	SCLK cycles
吞吐时间		采样时间+转换时间 $V_{\rm A}$ = $V_{\rm D}$ =+2.7V~+5.25V		16	16	SCLK cycles
时序验证						
SCLK 上升沿 之后 <del>CS</del> 保持 高电平的时 间	$t_{\mathrm{CSH}}$	$V_{\rm A}$ = $V_{\rm D}$ =+3.0V	10			ns
SCLK上升沿 之前CS保持 低电平的建 立时间	$t_{\mathrm{CSS}}$	$V_{\rm A} = V_{\rm D} = +3.0 {\rm V}$	10			ns
CS下降沿到 DOUT 有效 数据的时间	$t_{ m EN}$	$V_{\rm A} = V_{\rm D} = +3.0 \rm V$		19	30	ns

B128S102MF



SCLK 下降沿 到新数据存 取的时间	$t_{ m DACC}$	$V_{\rm A}$ = $V_{\rm D}$ =+3.0V		24	27	ns
SCLK 下降沿 到数据失效 的时间	$t_{ m DHLD}$	$V_{\rm A}$ = $V_{\rm D}$ =+3.0V		8	11	ns
SCLK 上升沿 之前 DIN 的 建立时间	$t_{ m DS}$	$V_{\rm A}$ = $V_{\rm D}$ =+3.0V	10			ns
SCLK 上升沿 之后 DIN 的 保持时间	$t_{ m DH}$	$V_{\rm A}$ = $V_{\rm D}$ =+3.0V	10	ł		ns
CS 上升沿到 DOUT 高阻	4	DOUT 由高电平变为高阻态 $(V_A = V_D = +3.0V)$		6	20	ns
态的时间	$t_{ m DIS}$	DOUT 由低电平变为高阻态 $(V_A = V_D = +3.0V)$		11	20	ns

### 5.2 特性曲线

### 5.2.1 积分非线性误差 INL 随输出码的变化情况

在 25  $\mathbb{C}$  、输入时钟频率为 16 MHz、输入信号频率为 40.2 kHz 条件下,INL 随输出码的变化曲线如图 5.1 和图 5.2 所示。




图 5.1 电源电压为 3V 时, INL 随输出码变化曲线




图 5.2 电源电压为 5V 时, INL 随输出码变化曲线

#### 5.2.2 微分非线性误差 DNL 随输出码的变化情况

在 25℃、输入时钟频率为 16MHz、输入信号频率为 40.2kHz 的条件下, DNL 随输出码 的变化曲线如图 5.3 和图 5.4 所示。




图 5.3 电源电压为 3V 时, DNL 随输出码变化曲线




图 5.4 电源电压为 5V 时, DNL 随输出码变化曲线

#### 5.2.3 积分非线性误差 INL 与温度的关系

在输入时钟分别为 16MHz和 0.8MHz以及 $V_A=V_D=3V$ 和 $V_A=V_D=5V$ 的条件下,INL随温度 的变化曲线分别如图 5.5 和图 5.6 所示。




图 5.5 fsclk=16MHz时, INL参数随温度变化曲线

## 🔐 北京微电子技术研究所




图 5.6 fsclk=0.8MHz时,INL参数随温度变化曲线

#### 微分非线性误差 DNL 与温度的关系 5.2.4

在输入时钟分别为 16MHz和 0.8MHz以及 $V_A=V_D=3V$ 和 $V_A=V_D=5V$ 的条件下,微分非线 性误差随温度的变化曲线分别如图 5.7 和图 5.8 所示。




图 5.7 fsclk=16MHz时, DNL参数随温度变化曲线

# ♨ 北京微电子技术研究所




图 5.8 fsclk=0.8MHz时, DNL参数随温度变化曲线

### 5.2.5 主要动态参数与温度的关系

在输入时钟分别为 16 MHz和 0.8 MHz以及 $V_A=V_D=3 V$ 和 $V_A=V_D=5 V$ 的条件下,信噪比 (SNR)、有效位 (ENOB) 和总谐波失真 (THD) 等主要动态参数随温度的变化曲线分别 如图 5.9、图 5.10 和图 5.11 所示。




图 5.9 SNR 参数随温度变化曲线

## 🚇 北京微电子技术研究所




图 5.10 ENOB 参数随温度变化曲线




图 5.11 THD 参数随温度变化曲线

#### **5.2.6** 总电流与温度的关系

在输入时钟为 16MHz以及 $V_A=V_D=3V$ 和 $V_A=V_D=5V$ 的条件下, $I_A+I_D$ 正常工作状态和休 眠模式时随温度的变化曲线见图 5.12 和图 5.13。

## ▲ 北京微电子技术研究所




图 5.12 14+10正常工作状态下随温度变化曲线




图 5.13 I4+I6休眠模式下随温度变化曲线

#### 5.2.7 积分非线性误差与时钟输入信号频率的关系

在  $25^{\circ}$ 以及 $V_A=V_D=3V$ 和 $V_A=V_D=5V$ 条件下,积分线性误差INL参数随时钟输入信号 SCLK频率的变化曲线见图 5.14。






图 5.14 INL 参数随时钟输入信号 SCLK 频率变化曲线

#### 5.2.8 微分非线性误差与时钟输入信号频率的关系

在 25°C以及 $V_A=V_D=3$ V和 $V_A=V_D=5$ V条件下,微分线性误差DNL参数随时钟输入信号 SCLK频率的变化曲线见图 5.15。





图 5.15 DNL 参数随时钟输入信号 SCLK 频率变化曲线

#### 5.2.9 主要动态参数与时钟输入信号频率的关系

在 25°C以及 $V_A=V_D=3$ V和 $V_A=V_D=5$ V条件下,信噪比SNR、有效位ENOB和总谐波失真 等主要动态参数随时钟输入信号SCLK频率的变化曲线分别见图 5.16、图 5.17 和图 5.18。






图 5.16 SNR 参数随时钟输入信号 SCLK 频率变化曲线




图 5.17 ENOB 参数随时钟输入信号 SCLK 频率变化曲线




图 5.18 THD 参数随时钟输入信号 SCLK 频率变化曲线

### 5.2.10 总电流与时钟输入信号频率的关系

在 25°C以及 $V_A=V_D=3$ V和 $V_A=V_D=5$ V条件下,正常工作状态和休眠模式时, $I_A+I_D$ 随时钟输入信号SCLK频率的变化曲线分别见图 5.19 和图 5.20。




图 5.19 I<sub>A</sub>+I<sub>D</sub>正常工作状态下随时钟输入信号SCLK频率变化曲线






图 5. 20 I<sub>A</sub>+I<sub>D</sub>休眠模式下随时钟输入信号SCLK频率变化曲线

### 5.2.11 积分非线性误差与时钟输入信号占空比的关系

在 25 °C、时钟输入信号频率为 16MHz以及 $V_A = V_D = 3$ V和 $V_A = V_D = 5$ V条件下,积分线性误 差INL参数随时钟输入信号SCLK占空比的变化曲线见图 5.21。




图 5.21 INL 参数随时钟输入信号 SCLK 占空比变化曲线

#### 5.2.12 微分非线性误差与时钟输入信号占空比的关系

在 25℃、时钟输入信号频率为 16MHz以及 $V_A=V_D=3$ V和 $V_A=V_D=5$ V条件下, 微分线性误 差DNL参数随时钟输入信号SCLK占空比的变化曲线见图 5.22。

## 🚇 北京微电子技术研究所




图 5.22 DNL 参数随时钟输入信号 SCLK 占空比变化曲线

### 5.2.13 主要动态参数与时钟输入信号占空比的关系

在 25℃、时钟输入信号频率为 16MHz以及V<sub>A</sub>=V<sub>D</sub>=3V和V<sub>A</sub>=V<sub>D</sub>=5V条件下, SNR、ENOB 和THD等主要动态参数随时钟输入信号SCLK占空比的变化曲线见图 5.23、图 5.24 和图 5.25。




图 5.23 SNR 参数随时钟输入信号 SCLK 占空比变化曲线

## ▲ 北京微电子技术研究所




图 5.24 ENOB 参数随时钟输入信号 SCLK 占空比变化曲线




图 5.25 THD 参数随时钟输入信号 SCLK 占空比变化曲线

### 5.2.14 积分非线性误差与电源电压的关系

在 25℃以及输入时钟频率为 16MHz 的条件下, 积分非线性误差随电源电压的变化曲线 见图 5.26。






图 5.26 INL 参数随电源电压变化曲线

### 5.2.15 微分非线性误差与电源电压的关系

在 25℃以及输入时钟频率为 16MHz 的条件下, 微分非线性误差随电源电压的变化曲线 见图 5.27。




图 5.27 DNL 参数随电源电压变化曲线

### 5.2.16 主要动态参数与电源电压的关系

在 25℃以及输入时钟频率为 16MHz 的条件下, SNR、ENOB 和 THD 等主要动态参数 随电源电压的变化曲线见图 5.28、图 5.29 和图 5.30。



# ♨ 北京微电子技术研究所




图 5.28 SNR 参数随电源电压变化曲线




图 5.29 ENOB 参数随电源电压变化曲线




图 5.30 THD 参数随电源电压变化曲线

B128S102MF

### 5.2.17 主要动态参数与输入信号频率的关系

在  $25^{\circ}$ C、时钟输入信号频率为 16MHz以及 $V_{\rm A}=V_{\rm D}=3$ V和 $V_{\rm A}=V_{\rm D}=5$ V的条件下,SNR、ENOB和THD等主要动态参数随输入信号频率的变化曲线如图 5.31、图 5.32 和图 5.33。




图 5.31 SNR 参数随输入信号频率变化曲线




图 5.32 ENOB 参数随输入信号频率变化曲线

### 🚇 北京微电子技术研究所




图 5.33 THD 参数随输入信号频率变化曲线

### 六、典型应用

### 典型应用图

B128S102MF的典型应用如图 6.1 所示,分离的模拟电源端和数字电源端同时由高性能 的稳压器(例如 LP2950)提供,两者通过电阻隔离并且分别被一个靠近芯片放置的电容旁 路。B128S102MF的模拟电源也作基准电压用,所以对于电压的稳定性要求非常高。




图 6.1 B128S102MF 的典型应用电路

输入信号范围要求迫使模拟电源V<sub>A</sub>=5V, V<sub>A</sub>也是ADC的参考基准电压。如果ADC后面 连接的MCU的电源电压改变成 3.3V,B128S102MF的数字电源电压 $V_D$ 也可以改变成 3.3V。 如果VA和VD分别供电,必须确保VA比VD提前供电。



当所有输入通道(8通道)对输入信号进行采样时,可以达到最高的采样率是F<sub>s</sub>=F<sub>sCLK</sub>/ (16\*8); 当采用更少的输入通道对输入信号进行采样时,可以达到更快的采样率。单个输 入通道采样时,可以达到最高的采样率 $F_s = F_{SCLK}/16$ 。

### 七、应用注意事项

### 7.1 产品应用说明

#### 7.1.1 电源考量

1、B128S102MF 在电源方面主要有三个要注意的地方:模拟数字电源顺序、电源管理 和数字电源对模拟电源的影响。

### 7.1.2 模拟数字电源顺序

B128S102MF为双电源供电芯片,两路电源共用ESD保护电路,因此必须严格确保电源 以正确的顺序被应用。为了避免不使ESD保护二极管正向导通,在电路工作过程中,数字电 源电压 $V_D$ 不能超过模拟电源电压 $V_A$ 达 300mV以上,所以 $V_A$ 上电时间不能比 $V_D$ 晚。

#### 7.1.3 模拟输入引脚


模拟信号通过8个模拟信号输入引脚采样,若模拟信号输入引脚存在未使用的情况,应 将未使用的模拟信号输入引脚接 GND, 避免电磁辐射干扰或其他干扰造成的输入通道电平 的无规律变化,减少干扰。

#### 7.1.4 功耗管理

CS为 B128S102MF 的片选端,通常直接控制芯片的工作状态,当CS为低时,芯片进行 正常转换: 当 $\overline{CS}$ 为高时,芯片处于低功耗休眠状态。除此之外,芯片在正常转换中也可进入 休眠模式, 当芯片处于连续转换模式下时, 那么在第十六个 SCLK 时钟下降沿和下个转换周 期的第一个 SCLK 时钟下降沿之间的这段时间,芯片进入休眠模式。

在连续转换模式下,只要 $\overline{\text{CS}}$ 一直保持低,B128S102MF能不间断地进行数据转换,每次 转换需要 16 个 SCLK 时钟周期,这种工作模式下能达到最高的数据吞吐率。

在突发模式下,用户可以减少单位时间内的转换次数,用降低数据吞吐率来换取更低的 功耗,也就是说电路处于休眠的时间会加长,而正常转换的时间会减少。通过这种方式,用 户可以基于电气规范允许的SCLK时钟频率来获得非常低的采样率。典型参数下的功耗和时 钟曲线反映了B128S102MF功耗的典型值。功耗( $P_C$ )由两部分组成,第一部分为正常工作



模式下的时间( $t_N$ )所占比例乘以正常工作模式下的功耗( $P_N$ ),第二部分为休眠模式下的时间( $t_S$ )所占比例乘以休眠模式下的功耗( $P_S$ )。

$$P_C = \frac{t_N}{t_N + t_S} \times P_N + \frac{t_S}{t_N + t_S} \times P_S$$

B128S102MF 功耗计算公式

#### 7.1.5 数字电源对模拟电源的影响

输出负载电容的充电需要数字电源 $V_D$ 提供电流,产生的电流脉冲容易对数字电源电压产生影响,导致 $V_D$ 有波动。当波动足够大的时候,会直接影响A/D转换器SNR和SINAD的性能。而且,当模拟电源和数字电源直接相连的话,数字电源上的噪声会直接耦合到模拟电源上,从而导致比噪声只影响数字电源更严重的性能下降。同样,当数字端输出从高电平变为低电平时,输出负载电容会向芯片的阻性衬底泄放电流。当泄放的电流足够大时,会在衬底产生"ground bounce"噪声从而降低芯片的噪声特性。输出电容越大,流过芯片衬底的电流就越大,耦合到模拟通道的噪声也越大。

防止数字电源噪声干扰模拟电源的首要措施就是减少两者的关联,或者采用两路分离的电源来供电。尽量减小输出负载电容有助于削弱噪声对数字电源电压的影响。如果负载电容值大于 50pF,可在 A/D 转换器的输出端串联一个 100Ω 的电阻,并且尽量靠近芯片放置。这种方式将通过串联电阻和负载电容形成一个低频极点,从而不但能限制输出电容充放电电流的大小,改善噪声特性,同时还能保持信号的完整性。

#### 7.2 对电源的要求和推荐使用电路

B128S102MF 电路在电源方面要做好电源的去耦工作,可在电源引脚加 0.1uF 的去耦电容。

### 7.3 产品防护

#### 7.3.1 电装及防护措施

器件应采取防静电措施进行操作。推荐下列操作措施:

- a) 器件应在防静电的工作台上操作;
- b) 试验设备和器具应接地;

B128S102MF

### 🙆 北京微电子技术研究所

- c) 不能直接用手触摸器件引线,应佩戴防静电指套和腕带;
- d) 器件应存放在防静电材料制成的容器中;
- e) 生产、测试、使用及流转过程工作区域内应避免使用能引起静电的塑料、橡胶或 丝织物:
  - f) 相对湿度应尽可能保持在 30%~70%。

### 7.3.2 包装

器件包装应至少满足以下要求:

- a) 由无腐蚀的材料制成;
- b) 具有足够的强度,能够经得起搬运过程中的震动和冲击;
- c) 用抗静电材料涂敷过或浸渍过, 具备足够的抗静电能力;
- d) 能够牢固的把所装器件支撑在一定的位置;
- e) 能保持器件引线不发生变形;
- f) 没有锋利的棱角;
- g) 能安全容易的移动、检查和替换器件;
- h) 一般不使用聚氯乙稀、氯丁橡胶、乙烯树脂和聚硫化物等材料,也不允许使用有硫、盐、酸、碱等腐蚀成分的材料,使用具有低放气指数、低尘粒脱落的材料制造为宜。

### 7.3.3 运输和贮存

器件在运输和贮存过程中,至少应满足以下要求:

- a)运输:在避免雨、雪直接影响的条件下,装有产品的包装箱可以用任何运输工具运输。但不能和带有酸性、碱性和其它腐蚀性物体堆放在一起。
- b) 贮存:包装好的产品应贮存在环境温度为 16℃~28℃,相对湿度不大于 30%~70%, 周围没有酸、碱或其它腐蚀性气体且通风良好的库房里。

### 八、用户关注产品信息

### 8.1 产品鉴定信息

表 8-1 产品鉴定信息

	鉴定产品批次	2010		
鉴定执行标准	总规范名称及编号	半导体集成电路通用规范、GJB597		

B128S102MF



### ▲ 北京微电子技术研究所

	详细规范名称及编号	半导体集成电路B128S102MF型12位A/D转换器详细规范、Q/Zt 50005-2020		
	附加技术条件	_		
	质量等级	B级		
	鉴定试验日期	2020年8月19日至2020年10月8日		
鉴定情况	鉴定试验机构	北京微电子技术研究所		
	鉴定报告编号	20-068		

### 8.2 产品标识

B128S102MF产品标识如下图所示,标识图中"B128S102MF"为电路型号,其中B为 公司标志, 128S102 为电路的代号, M 代表军温, F 代表电路的封装形式。芯片标识为 BM1534B1; "XXXX"为生产批次; " $\triangle$ "为静电标识; "YYY"为电路序号。




图 8.1 产品标识图

### 8.3 研制生产单位联系方式

通信地址:北京市丰台区东高地四营门北路2号

邮政编码: 100076

联系部门: 市场二部 电话/传真: 010-67968115-6313/010-68757706

> AD/DA 事业部 张丛丛 电话: 010-67968115-8334/13522753220



# 🕓 北京微电子技术研究所 💳

### 附录1、对应替代国外产品情况

附表 1 与国外产品性能比较

替代国外型	国外生产商: TI		
对比项	国内产品 国外产品		差异性、兼容性分析
采样精度	12 位	12 位	✓
输入通道数	8个	8个	✓
采样频率	50kSPS~1MSPS	50kSPS~1MSPS	✓
电源电压	2.7~5.25V	2.7~5.25V	✓
输出高电平电压	≥V <sub>D</sub> -0.5	$\geq$ V <sub>D</sub> -0.5	✓
输出低电平电压	≤0.4V	≤0.4V	✓
积分非线性误差	[-2.0LSB, 2.0LSB]	[-1.25LSB, 1.4LSB]	相当
微分非线性误差	[-0.9LSB, 1.9LSB]	[-0.9LSB, 1.5LSB]	相当
信噪比	≥67dB	≥68.5dB	相当
无杂散动态范围	≥75dB	≥75dB	✓
封装形式	CFP16	CFP16	✓
质量等级	GJB597 B 级	Q级	不一致